基于FPGA技術(shù)的多處理器導航系統(tǒng)設(shè)計

隨著慣性導航及組合導航的不斷變化和發(fā)展,為適用于微小型場合使用,結(jié)合現(xiàn)有導航技術(shù),研究了一種基于FPGA多處理器結(jié)構(gòu)的、低功耗、低成本的慣性導航系統(tǒng).重點分析了其硬件和軟件的特點,給出了一種實用的設(shè)計方式.

作 者： 楊芳 郝永平 苗雷 YANG Fang HAO Yong-ping MIAO Lei   作者單位： 沈陽理工大學,沈陽,110168  刊 名： 彈箭與制導學報  PKU 英文刊名： JOURNAL OF PROJECTILES, ROCKETS, MISSILES AND GUIDANCE  年，卷(期)： 2007 27(2)  分類號： V249.322  關(guān)鍵詞： SOPC   FPGA   慣性導航  

【基于FPGA技術(shù)的多處理器導航系統(tǒng)設(shè)計】相關(guān)文章：

基于FPGA的數(shù)字系統(tǒng)設(shè)計04-27

基于FPGA的DDS信號源設(shè)計04-27

基于FPGA的實時圖像處理技術(shù)研究04-28

基于FPGA和DDS技術(shù)的激光測距儀04-29

FPGA在組合導航系統(tǒng)中的應用研究04-27

基于DSP和FPGA的筆劃字符發(fā)生器設(shè)計04-26

基于衛(wèi)星/平流層飛艇的區(qū)域?qū)Ш较到y(tǒng)設(shè)計04-28

基于DSP的旋轉(zhuǎn)彈用微小型導航系統(tǒng)設(shè)計04-28

基于SAR的組合導航系統(tǒng)仿真研究04-29

基于GPS/INS與天線陣列的導航系統(tǒng)抗干擾設(shè)計與分析04-29