飛利浦招聘試題

1．用邏輯門(mén)和cmos電路實(shí)現(xiàn)ab+cd，

飛利浦招聘試題

。
　　2．用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或。
　　3．給了reg的setup和hold時(shí)間，求中間組合邏輯的delay范圍，

資料共享平臺(tái)

《飛利浦招聘試題》(http://m.oriental01.com)。
　　4．如何解決亞穩(wěn)態(tài)。
　　5．用Verilog/VHDL寫(xiě)一個(gè)fifo控制器。
　　6．用Verilog/VDDL檢測(cè)stream中的特定字符串
 

【飛利浦招聘試題】相關(guān)文章：

移動(dòng)招聘筆試題06-23

小米校園招聘筆試題11-03

校園招聘筆試題目08-27

編輯招聘筆試題目10-04

寶潔的招聘筆試題型07-24

Java招聘筆試題目08-10

網(wǎng)易校園招聘筆試題10-06

企業(yè)招聘筆試題薈萃05-11

新浪校園招聘筆試題05-26

鵬華基金招聘筆試題09-29